論文・特許

特許

No. 名称 弊社担当
1 シングルイベント耐性のラッチ回路及びフリップフロップ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](日本)
2 シングルイベント耐性のラッチ回路及びフリップフロップ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](米国)
3 SOI構造シングルイベント耐性のインバータ、NAND素子、NOR素子、半導体メモリ素子、及びデータラッチ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](米国)
4 SOI構造シングルイベント耐性のインバータ、半導体メモリ素子、及びデータラッチ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](日本)
5 SOI構造シングルイベント耐性のインバータ、NAND素子、NOR素子、半導体メモリ素子、及びデータラッチ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](仏国)
6 シングルイベント耐性のラッチ回路 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](日本)
7 SOI構造シングルイベント耐性のNAND素子、及びNOR素子 A. Makihara
[JAXA・HIREC共同特許取得(特許権者はJAXA)](日本)
8 オフアングル中性子積分フラックス測定演算装置及びその方法 H.Asai
[HIREC特許取得](日本)
ページ先頭へ戻る